核心考点：全相联映射Cache的有效位设计。解题思路：块长16字对应块内地址4位，说明每个块大小为2^4=16字节。Cache容量64KB，每个块16B，故有64K/16=4096块。全相联映射下，主存地址分为标记和块内地址。主存32位地址中，块内地址4位，剩余32-4=28位作为标记。但需考虑有效位是1位（标记块是否有效），而非地址位数。干扰项分析：B是模块数计算错误；C混淆了标记位与有效位；D是标记位数。易错点：有效位与标记位的区别，有效位仅需1位表示有效/无效状态。