核心考点说明：本题考察单总线结构的性能限制，特别是总线竞争和仲裁机制对系统吞吐量的影响。 解题思路分析：单总线结构中所有设备共享同一条总线，当多个高速外设同时请求传输时，总线仲裁逻辑需要频繁切换控制权，导致总线周期被大量消耗在仲裁而非数据传输上。 每个选项的详细分析： A. 错误。存储器访问延迟主要受存储器自身特性影响，与总线结构无直接关系。 B. 正确。单总线结构在多个设备同时请求时，仲裁时间成为主要瓶颈，降低有效带宽。 C. 错误。CPU指令执行周期与总线结构无关，而是由指令周期和流水线效率决定。 D. 错误。数据传输率不可能超过总线理论峰值，反而会因竞争而下降。 易错点提醒：需理解单总线结构中总线竞争的本质，避免将总线瓶颈与存储器或CPU性能混淆。